A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES

Authors : Uğur ÇİNİ, Avni MORGÜL, Avni MORGÜL

Pages : 38-50

View : 16 | Download : 12

Publication Date : 2015-05-06

Article Type : Research Paper

Abstract :Genelde sayısal sistemlerde en yavaş işleyen kısımlar aritmetik işlem üniteleri olup sisitemin hızını belirleyen bu ünitelerdir. Aritmetik işlemlerin temeli olan toplama devrelerinin optimizasyonu ile bu üniteler hızlandırılabilir. Kullanıcı tarafından programlanabilen kapı dizileri (FPGA) lojik devreleri gerçeklemek için kullanılan en yaygın elemanlardır. Artık 6-Girişli dönüştürme tablosu (LUT) olan FPGA elemanları piyasaya çıkmıştır ve bu elemanları kullanarak aritmetik üniteleri hızlandırmak mümkündür. Bu makalede 6-Girişli dönüştürme tablosu (LUT) olan FPGA elemanları için uyarlanmış elde işlemi yapmayan, artık sayı sistemli aritmetik (redundant carry-free arithmetic) kullanan bir algoritma ve bunu gerçekleştirecek devreler sunulmaktadır.
Keywords : FPGA, Artık sayı sistemleri, Çok seviyeli lojik